Búsqueda avanzada

MARIO ANDRES RAFFO JARA

MARIO ANDRES RAFFO JARA

MARIO ANDRES RAFFO JARA

Magister en Ciencias con mencion en Microelectronica, UNIVERSIDAD DE SAO PAULO

Ingeniero Electrónico
DOCENTE CONTRATADO - CONTRATADO
Tiempo parcial por asignaturas (TPA)
Departamento Académico de Ingeniería - Sección Electricidad y Electrónica

Publicaciones

Se encontraron 20 publicaciones

ROBLES, O. I.; MUÑOZ, J. I.; RAFFO, M. A.; SILVA, C. B.(2008). Desing and Implementation of a Mitchell-Based Logarithmic Converter for a Floating Point Coprocessor. En Workshop Iberchip. IBERCHIP XIV. Recuperado de: www.iberchip.net
MONGE, M. A.; RAFFO, M. A.; SILVA, C. B.(2008). DISEÑO DE UNA ARQUITECTURA PARA LA IMPLEMENTACION DE UNA RED NEURONAL ARTIFICIAL PERCEPTRON MULTICAPA SOBRE UN FPGA. XIV WORKSHOP IBERCHIP. En Workshop Iberchip. IBERCHIP XIV. Recuperado de: www.iberchip.net
QUENTA, J. F.; MUÑOZ, J. I.; RAFFO, M. A.; SILVA, C. B.(2008). DISEÑO E IMPLEMENTACION DEL ANTILOGARITMO PARA UN COPROCESADOR MATEMATICO DE PUNTO FLOTANTE. En IBERCHIP XIV. IBERCHIP XIV. Recuperado de: www.iberchip.net
RAFFO, M. A.; IPARRAGUIRRE, D.; Iparraguirre, D.; Silva, C.; SILVA, C. B.(2007). Sistema flexible de multiprocesadores orientado a tratamiento de imágenes. En XIII WORKSHOP IBERCHIP. IBERCHIP XIII. Recuperado de: www.iberchip.net