Magister en Ciencias con mencion en Microelectronica, UNIVERSIDAD DE SAO PAULO
Ingeniero Electrónico DOCENTE CONTRATADO - CONTRATADO Tiempo parcial por asignaturas (TPA) Departamento Académico de Ingeniería - Sección Electricidad y Electrónica
PLASENCIA, F. P.; MITACC, E. M.; RAFFO, M. A.; SILVA, C. B.(2019). A Flexible UVM-Based Verification Framework Reusable with Avalon, AHB, AXI and Wishbone Bus Interfaces for an AES Encryption Module. En 2019 IEEE Latin American Test Symposium (LATS). IEEE. Recuperado de: https://ieeexplore.ieee.org/document/8704549
CHAUDHRY, H.; VILLEGAS, E. C.; RAFFO, M. A.; SILVA, C. B.(2018). Motion Vector Prediction and Search Range Calculation Architecture for HEVC Motion Estimation. En XXIV WORKSHOP IBERCHIP 2018. IBERCHIP.
PLASENCIA, F. P.; MITACC, E. M.; RAFFO, M. A.; SILVA, C. B.(2018). UVM-Based Functional Verification Framework for an AES Encryption Module. En 2018 19th IEEE Latin American Test Symposium (LATS). (pp. 1 - 4). IEEE. Recuperado de: https://ieeexplore.ieee.org/document/8349672/
CANO, C. E. y RAFFO, M. A.(2013). ARQUITECTURA DE ALTA FRECUENCIA DE UN FILTRO DE ESCALABILIDAD PARA SOBREMUESTREO DE IMÁGENES EN FACTOR 2 SOBRE UN FPGA. En Workshop Iberchip . IBERCHIP XIX. Recuperado de: http://www.iberchip.net/
VILLEGAS, E. C.; SILVA, C. B.; RAFFO, M. A.(2012). An Efficient Hardware Architecture of the H.264/AVC Half and Quarter-Pixel Motion Estimation for real-time High-Definition Video Streams. En IEEE Latin American Symposium on Circuits and Systems (LASCAS). (pp. 1 - 4). IEEE. Recuperado de: https://ieeexplore.ieee.org/document/6180302
