Búsqueda avanzada

MARIO ANDRES RAFFO JARA

MARIO ANDRES RAFFO JARA

MARIO ANDRES RAFFO JARA

Magister en Ciencias con mencion en Microelectronica, UNIVERSIDAD DE SAO PAULO

Ingeniero Electrónico
DOCENTE CONTRATADO - CONTRATADO
Tiempo parcial por asignaturas (TPA)
Departamento Académico de Ingeniería - Sección Electricidad y Electrónica

Publicaciones

Se encontraron 18 publicaciones

RAFFO, M. A.; GOMES, J.; STRUM, M.; JIANG, W.(2011). DYNOPLACE: HERRAMIENTA PARA AUTOMATIZACIÓN DEL POSICIONAMIENTO DE MÓDULOS EN SISTEMAS DINÁMICAMENTE RECONFIGURABLES.. ELECTRO-ELECTRÓNICA. Volumen: 35. (pp. 34 - 42).
VILLEGAS, E. C.; RAFFO, M. A.; SILVA, C. B.(2011). A Fractional Motion Estimation Hardware Architecture with Quarter-Pixel Accuaracy according to H.264/AVC for HDTV video sequences at real-time processing. En Conference on Electronics, Telecommunications and Computers , 2011. CETC2011. Recuperado de: http://www.deetc.isel.pt/cetc11/
RAFFO, M. A.; Gomes, J.; Strum, M.; JIANG, W.(2010). A General-Purpose Dynamically Reconfigurable SVM. En IEEE Southern Programmable Logic Conference, 2010. (pp. 107 - 112). IEEE. Recuperado de: http://ieeexplore.ieee.org/document/5483031/
RAFFO, M. A.; Strum, M.; Jiang, W.(2010). A Simulation Methodology for a NoC-Based Dynamically Reconfigurable System.. En XVI Workshop Iberchip, 2010. FOZ DE IGUAÇU. IBERCHIP XVI. Recuperado de: http://www.inf.ufrgs.br/iberchip/
RAFFO, M. A.; Gomes, J.; Strum, M.; Jiang, W.(2010). Placement Tool for a NoC-Based Dynamically Reconfigurable System.. En IEEE Southern Programmable Logic Conference, 2010. (pp. 47 - 52). IPOJUCA. IEEE. Recuperado de: https://ieeexplore.ieee.org/document/5483005
RAFFO, M. A.; STRUM, M.; JIANG, W.(2010). SIMULACIÓN DE SISTEMAS DINAMICAMENTE RECONFIGURABLES IMPLEMENTADOS EN FPGAS. ELECTRO-ELECTRÓNICA. Volumen: 33. (pp. 45 - 52).
ROBLES, O. I.; MUÑOZ, J. I.; RAFFO, M. A.; SILVA, C. B.(2008). Desing and Implementation of a Mitchell-Based Logarithmic Converter for a Floating Point Coprocessor. En Workshop Iberchip. IBERCHIP XIV. Recuperado de: www.iberchip.net
MONGE, M. A.; RAFFO, M. A.; SILVA, C. B.(2008). DISEÑO DE UNA ARQUITECTURA PARA LA IMPLEMENTACION DE UNA RED NEURONAL ARTIFICIAL PERCEPTRON MULTICAPA SOBRE UN FPGA. XIV WORKSHOP IBERCHIP. En Workshop Iberchip. IBERCHIP XIV. Recuperado de: www.iberchip.net