Búsqueda avanzada

CARLOS BERNARDINO SILVA CARDENAS

CARLOS BERNARDINO SILVA CARDENAS

CARLOS BERNARDINO SILVA CARDENAS

DOCTOR EN INFORMATICA, UNIVERSIDAD AUTONOMA DE BARCELONA

Ver todos los grados

MÁSTER EN MICROELECRÓNICA: DISSENY DE CIRCUITS INTEGRATS. (UNIVERSIDAD AUTONOMA DE BARCELONA)

DOCENTE ORDINARIO - PRINCIPAL
Docente a tiempo completo (DTC)
Departamento Académico de Ingeniería-Sección Ingeniería de Telecomunicaciones

Publicaciones

Se encontraron 77 publicaciones

CÓRDOVA, D. J.; DE LA CRUZ, J. V.; SILVA, C. B.(2009). A 2.3-GHz CMOS High-Q Bandpass Filter Design using an Active Inductor. En XV WORKSHOP IBERCHIP. (pp. 19 - 24). BUENOS AIRES. UNLP. Recuperado de: www.iberchip.net
QUENTA, J. F.; CALIENES, W. E.; SILVA, C. B.(2009). Diseño de un demodulador FM basado en la tecnología software-defined radio en FPGA. En XV WORKSHOP IBERCHIP. (pp. 25 - 29). BUENOS AIRES. UNLP. Recuperado de: www.iberchip.net
MALDONADO, F. L.; SILVA, C. B.; GRANADOS, A.(2009). Design of a spectrum analyzer for low frequency. En XV WORKSHOP IBERCHIP. (pp. 13 - 18). BUENOS AIRES. UNLP. Recuperado de: www.iberchip.net
CALIENES, W. E.; BENAVIDES, J.; SILVA, C. B.(2009). Diseño de una arquitectura para la implementación de un filtro adaptativo RLS sobre un FPGA.. En XV WORKSHOP IBERCHIP. (pp. 1 - 6). BUENOS AIRES. UNLP. Recuperado de: www.iberchip.net
RAYGADA, E. L.; AZABACHE, E. I.; SALDAÑA, J. C.; SILVA, C. B.(2008). Diseño de una resistencia integrada de alto valor aplicada a un sistema de adquisición de señales neuronales con tecnología MOS.. En XIV WORKSHOP IBERCHIP. (pp. 86 - 91). PUEBLA. INAOE-PUEBLA. Recuperado de: www.iberchip.net
SILVA, C. B.(2008). Simulación eléctrica del comportamiento del ISFET. En VI CONGRESO INTERNACIONAL IBERSENSOR. (pp. 1 - 6). SAO PAULO. USP.
QUENTA, J. F.; MUÑOZ, J. I.; RAFFO, M. A.; SILVA, C. B.(2008). DISEÑO E IMPLEMENTACION DEL ANTILOGARITMO PARA UN COPROCESADOR MATEMATICO DE PUNTO FLOTANTE. En IBERCHIP XIV. IBERCHIP XIV. Recuperado de: www.iberchip.net
MONGE, M. A.; RAFFO, M. A.; SILVA, C. B.(2008). DISEÑO DE UNA ARQUITECTURA PARA LA IMPLEMENTACION DE UNA RED NEURONAL ARTIFICIAL PERCEPTRON MULTICAPA SOBRE UN FPGA. XIV WORKSHOP IBERCHIP. En Workshop Iberchip. IBERCHIP XIV. Recuperado de: www.iberchip.net