Pontificia Universidad Católica del Perú

Ver profesores en:

MARIO ANDRÉS RAFFO JARA

Departamento Ingeniería - Sección Electricidad y Electrónica

PROFESOR CONTRATADO - CONTRATADO

Magister en Ciencias, mención Microelectrónica (Universidad de São Paulo). Ingeniero Electrónico (PUCP), CIP 123736. Diplomado en Diseño de Circuitos Integrados Digitales en el CI-Brasil. Conicimientos en: -Diseño Digital en FPGA / ASIC. -Lenguajes de Programación: C, C++ -Lenguajes de Descripción de Hardware: VHDL / Verilog. -Lenguajes de Verificación: SystemVerilog, SystemC -FPGAs de las compañías Altera: Cyclone y Stratix; de Xilinx: Virtex, Spartan. -Herramientas de Altera, Xilinx y Mentor: Quartus, ISE y ModelSIM -Herramientas de Cadence para diseño de Circuitos Integrados Digitales. -Herramientas de Spice Opus y Tanner LEdit -Herramientas Matlab y LabVIEW Registro DINA: https://dina.concytec.gob.pe/appDirectorioCTI/VerDatosInvestigador.do?id_investigador=2161

Publicaciones (12)

    VILLEGAS, E. C.; RAFFO, M. A. y SILVA, C. B. (2011). A Fractional Motion Estimation Hardware Architecture with Quarter-Pixel Accuaracy according to H.264/AVC for HDTV video sequences at real-time processing. En Conference on Electronics, Telecommunications and Computers , 2011. CETC2011. Recuperado de http://www.deetc.isel.pt/cetc11/

    RAFFO, M. A.; gomes, j.; strum, m. y jiang, w. (2011). DYNOPLACE: HERRAMIENTA PARA AUTOMATIZACIÓN DEL POSICIONAMIENTO DE MÓDULOS EN SISTEMAS DINÁMICAMENTE RECONFIGURABLES. ELECTRO-ELECTRÓNICA, 35, pp. 34-42.

    RAFFO, M. A.; gomes, j.; strum, m. y jiang, w. (2010). A General-Purpose Dynamically Reconfigurable SVM. En IEEE Southern Programmable Logic Conference, 2010 (pp. 107-112). IEEE. Recuperado de http://ieeexplore.ieee.org/document/5483031/

CONTACTO

Correo electrónico:
LinkedIn
Otros
Blog
Página Web
Página Web
Otros